Odată cu apariția tehnologiei de ambalare 3D, termenul „mai mult decât Moore” a apărut pentru a reflecta faptul că rata de creștere a densității circuitului de suprafață depășește viteza tradițională de scalare IC legată de Legea lui Moore. La conferința de automatizare a designului desfășurată la Las Vegas anul acesta, numeroase exponate de la furnizori au prezentat tehnologii unice de ambalare. Cu toate acestea, tehnologia avansată de ambalare necesită, de asemenea, procese metodologice corespunzătoare, inclusiv toate aspectele de proiectare, implementare și analiză (încălzire electrică). Am avut ocazia de a discuta cu John Park, directorul de ambalare cu circuite integrate și management de produs pentru soluții încrucișate la Cadence, despre cerințele procesului pentru aceste soluții de ambalare.
Clasificare: SoC, SiP și Chiplet
Tehnologia Multi Chip Module (MCM) există de zeci de ani și a fost aplicată în aplicații foarte specifice de calcul de înaltă performanță, comunicații și aerospațiale. Resursele de inginerie pentru dezvoltarea implementărilor fizice sunt considerabile, iar investiția în analiza electrică a sistemelor de ambalare a cipurilor este de asemenea considerabilă
El a mai spus: „Au urmat două tendințe. Tehnologia de siliciu în expansiune a Legii lui Moore a introdus arhitectura System on Chip (SoC), integrând IP-uri din mai multe surse. În același timp, numărul I/O de semnal și putere a acestor module, de asemenea a crescut Introducerea tehnologiei de ambalare 2.5D, folosind interconexiuni pe interpolatoare (sau substraturi), a permis ca aceste module de numărare mare de pini să fie integrate într-un pachet complet la nivel de sistem (SiP), crescând oportunitățile pentru SiP.”. Tehnologia de ambalare 3D care utilizează matrițe stivuite pe verticală a fost lansată abia recent, ceea ce impune cerințe speciale procesului EDA, de la accesul limitat al pinului de testare la diferite cerințe de modelare termică